成立不到一年的清華大學(xué)集成電路學(xué)院取得芯片研發(fā)新突破

　　清華團隊首次實(shí)現亞1納米柵長(cháng)晶體管

　　本報訊(記者 雷嘉)近日，清華大學(xué)集成電路學(xué)院任天令教授團隊首次實(shí)現了具有亞1納米柵極長(cháng)度的晶體管，并具有良好的電學(xué)性能。這一成果3月10日以“具有亞1納米柵極長(cháng)度的垂直硫化鉬晶體管”為題，在線(xiàn)發(fā)表在國際頂級學(xué)術(shù)期刊《自然》上。這是成立不到一年的清華大學(xué)集成電路學(xué)院在芯片小尺寸晶體管研發(fā)方面取得的一項重要進(jìn)展。

　　晶體管是芯片的核心元器件，更小的柵極尺寸可以使得芯片上集成更多的晶體管，并帶來(lái)性能的提升。英特爾公司創(chuàng )始人之一戈登·摩爾1965年曾提出：“集成電路芯片上可容納的晶體管數目，每隔18至24個(gè)月便會(huì )增加一倍，微處理器的性能提高一倍，或價(jià)格下降一半。”這在集成電路領(lǐng)域被稱(chēng)為“摩爾定律”。過(guò)去幾十年間，晶體管的柵極尺寸在摩爾定律的推動(dòng)下不斷微縮。但近年來(lái)，隨著(zhù)晶體管的物理尺寸進(jìn)入納米尺度，造成電子遷移率降低、漏電流增大、靜態(tài)功耗增大等短溝道效應越來(lái)越嚴重，使得新結構和新材料的開(kāi)發(fā)迫在眉睫，多國學(xué)術(shù)界在極短柵長(cháng)晶體管方面不斷做出探索。目前主流工業(yè)界晶體管的柵極尺寸在12納米以上。

　　為進(jìn)一步突破1納米以下柵長(cháng)晶體管的瓶頸，任天令研究團隊巧妙利用石墨烯薄膜超薄的單原子層厚度和優(yōu)異的導電性能作為柵極，通過(guò)石墨烯側向電場(chǎng)來(lái)控制垂直的二硫化鉬溝道的開(kāi)關(guān)，從而實(shí)現等效的物理柵長(cháng)為0.34納米。通過(guò)在石墨烯表面沉積金屬鋁并自然氧化的方式，完成了對石墨烯垂直方向電場(chǎng)的屏蔽。再使用原子層沉積的二氧化鉿作為柵極介質(zhì)、化學(xué)氣相沉積的單層二維二硫化鉬薄膜作為溝道。

　　基于工藝計算機輔助設計的仿真結果，進(jìn)一步表明了石墨烯邊緣電場(chǎng)對垂直二硫化鉬溝道的有效調控，預測了在同時(shí)縮短溝道長(cháng)度條件下晶體管的電學(xué)性能情況。這項工作推動(dòng)了摩爾定律進(jìn)一步發(fā)展到亞1納米級別，同時(shí)為二維薄膜在未來(lái)集成電路的應用提供了參考依據。

　　對于應用前景，任天令教授表示，1納米以下柵長(cháng)晶體管只是一個(gè)維度的尺寸微縮，未來(lái)還需要配合溝道的微縮，例如把溝道尺寸通過(guò)極紫外光刻微縮到5納米，以進(jìn)一步實(shí)現超大規模的芯片，使1納米以下柵長(cháng)晶體管能夠從實(shí)驗室走向產(chǎn)業(yè)化。

　　清華大學(xué)集成電路學(xué)院成立于去年4月，彼時(shí)國務(wù)院學(xué)位委員會(huì )剛宣布設置“集成電路科學(xué)與工程”一級學(xué)科。面向這一將深刻影響國家經(jīng)濟發(fā)展、社會(huì )進(jìn)步和國家安全的國家重大戰略需求，清華成立集成電路學(xué)院，瞄準的是集成電路“卡脖子”難題，旨在突破關(guān)鍵核心技術(shù)，培養國家急需人才，支撐我國集成電路事業(yè)的自主創(chuàng )新發(fā)展。